Jawapan:
Lihat di bawah
Penjelasan:
NB memeriksa unit perintang yang dipersoalkan, mengandaikannya perlu masuk # Omega #'s
Dengan kedudukan suis a, sebaik sahaja litar selesai, kami menjangka arus mengalir sehingga masa kapasitor dikenakan ke sumber # V_B #.
Semasa proses pengecasan, kita ada dari aturan gelung Kirchoff:
#V_B - V_R - V_C = 0 #, di mana # V_C # adalah penurunan di atas plat kapasitor, Atau:
#V_B - i R - Q / C = 0 #
Kita boleh membezakan masa wrt itu:
#implies 0 - (di) / (dt) R - i / C = 0 #, mencatatkan bahawa #i = (dQ) / (dt) #
Ini memisahkan dan menyelesaikan, dengan IV #i (0) = (V_B) / R #, seperti:
#int_ ((V_B) / R) ^ (i (t)) 1 / i (di) / (dt) dt = - 1 /
#i = (V_B) / R e ^ (- 1 / (RC) t) #, yang merupakan pereputan eksponen …. kapasitor secara beransur-ansur menunaikan supaya potensi penurunan di seluruh platnya sama dengan sumber # V_B #.
Oleh itu, jika litar telah ditutup pada masa yang lama, maka #i = 0 #. Oleh itu, tiada arus melalui kapasitor atau perintang sebelum suis ke b.
Selepas suis ke b, kita sedang melihat litar RC, dengan kapasitor yang melepaskan ke titik penurunan di seluruh platnya adalah sifar.
Semasa proses menunaikan, kita ada dari peraturan gelung Kirchoff:
# V_R - V_C = 0 menyiratkan saya R = Q / C #
Perhatikan bahawa, dalam proses pelepasan: #i = warna (merah) (-) (dQ) / (dt) #
Sekali lagi kita boleh membezakan masa wrt itu:
# menyiratkan (di) / (dt) R = - i / C #
Ini memisahkan dan menyelesaikan sebagai:
#int_ (i (0)) ^ (i (t)) 1 / i (di) / (dt) dt = - 1 / (RC) int_0 ^ t
#implies i = i (0) e ^ (- t / (RC)) #
Dalam hal ini, kapasitor dikenakan sepenuhnya dan mempunyai voltan # V_B #, kami tahu itu #i (0) = V_B / R = 12/20 = 0.6A #.
Itulah saat ini suis ditutup pada b.
Dan juga:
# i (t) = 0.6 e ^ (- t / (RC)) #
Akhirnya di #t = 3 # kita ada:
# i (3) = 0.6 e ^ (- 3 / (20 cdot 10 ^ (- 2))) = 1.8 kali 10 ^ (- 7) A #
